FPGA

Ich mache beruflich die größte Zeit mit FPGAs rum. Evaluation-Boards gibt es so einige. Ist immer eine Frage wieviel du ausgeben willst. Für ein Komplett-Board (inkl. RS232, PS/2, VGA, RAM,..... wirst du aber schon 150,- ansetzen müssen. Wenn du ausschließlich ein mehr oder weniger "nacktes" Board haben willst dann natürlich weniger.

Wenn ich dich richtig verstanden habe, dann willst du einen extra Mikrocontroller neben den FPGA setzen? Wenn ja: wieso? Es gibt wunderbare Softcores, d.h. Mikroprozessoren, die du in den FPGA "hineinlädst". Das spart viel Platinenfläche und Kosten.

Solltest du noch Fragen haben, dann melde dich. Gerne auch per PN. Mittlerweilen kenne ich mich ganz gut aus (vor allem bei Xilinx Spartan FPGAs).

Klar muss man erstmal reinschnuppern in das Ganze. Aber ob du einen vorgefertigten UART oder einen vorgefertigten Prozessor in den Schaltplan zeichnest ist vom Schwierigkeitsgrad das gleiche. Dem Prozessor gibst du noch ein in Assembler oder C geschriebenes Programm mit und schwupps ist alles in butter.

Das Webpack von Xilinx ist schonmal ein guter Start. Wenn es komplett neu für dich ist, dann schau dich mal nach Tutorials um. Damit bekommt man am schnellsten eine Idee und ein Gefühl was man alles machen kann.

Ich persönlich will allerdings nicht mit dem Webpack arbeiten müssen. Ich bin froh, dass ich den Altium Designer verwenden kann. Ist aber sicher eine Frage des Geschmacks und der Gewöhnung.

Hmm... wenn du dir das Leben schwer machen willst, kannst du dir auch einen kompletten Prozessor aus 4-Input-LUTs zusammenbasteln. Ob du damit in den nächsten 5 Jahren fertig wirst ist eine andere Frage.

Spaß beiseite: Der große Vorteil von FPGAs ist doch gerade die Flexibilität und die Wiederverwendbarkeit von Funktionsblöcken. Wieso sollte man sich mehr Arbeit machen als notwendig?

Schau mal auf meiner Seite, da hab ich letztens in der Bastelecke eine RGB LED Matrix für mehrere hundert LEDs auf FPGA Basis veröffentlicht. Das ganze ist auf diesem xc3s400 (Xilinx Spartan III) basiert und enthält auch den VHDL Sourcecode für einen DMX Empfänger. (Allerdings enthält dieser noch irgendwo einen Bug, so dass wenn alle Kanäle auf Max. stehen er die Synchronisation verliert. Hab im Moment keine Zeit und keine Mittel das zu fixen, kommt aber irgendwann sicherlich noch.) Weiterhin besteht die Platine nur aus FPGA und seinen Basiskomponenten (Spannungswandler, Takt, Config-Flash) und den entsprechenden Spalten/Zeilentreibern. Sprich, wenn du die Spalten/Zeilentreiber rauswirfst kannste dir da ein eigenes Board basteln und zig RS485 Wandler ranbauen. Muss dich aber warnen, ist schon ziemlich frikeliges SMD...
Was den Prozessor angeht: Mit dem Webpack hast du natürlich keine EDK und damit auch keinen Microblaze (32 Bit). Aber vermutlich reicht für den Anfang auch der Picoblaze. Das is ein kleiner 8 Bit Prozessor speziell für Spartan FPGAs entwickelt. Der braucht kaum Ressourcen (ca. 100 Slices glaub ich und einen BRAM für die Software). Wenn einer zuwenig ist, nimmste einfach n paar, wofür hat man denn nen FPGA.
Ich würde an deiner Stelle nicht anfangen den gross mit nem ext. Prozessor zu koppeln. Besorg oder bau dir n einfaches Experimentierboard und leg mit einfachen logischen Verknüpfungen und Statemachines los bis du weisst wie VHDL und die Xilinx Tools funktionieren und dann nimmste z.B. mal so nen Picoblaze und lässt damit paar LEDs blinken. Und wenn das läuft ist dir auch klar, wie man UARTs im FPGA baut.

Zitat von "Arno"

Ich persönlich will allerdings nicht mit dem Webpack arbeiten müssen. Ich bin froh, dass ich den Altium Designer verwenden kann. Ist aber sicher
eine Frage des Geschmacks und der Gewöhnung.

Denke aber dass kaum jemand für ein privates Projekt den Altium Designer anschaft, kostet meines Wissen ja um die 15k€ (Foundation + Board Implementation + Embedded Intelligence Implementation)...

Aber das Programm ist echt sehr fein... (leider fehlt mir die Embedded Intelligence Implementation Lizenz)

Zitat von "uncelsam"

Denke aber dass kaum jemand für ein privates Projekt den Altium Designer anschaft, kostet meines Wissen ja um die 15k€ (Foundation + Board Implementation + Embedded Intelligence Implementation)...
Aber das Programm ist echt sehr fein... (leider fehlt mir die Embedded Intelligence Implementation Lizenz)

Das stimmt leider... für den Privatmann ist es nicht erschwinglich. Mit dem Xilinx Webpack komme ich so garnicht zurecht. Da bin ich echt zu doof dafür. Dann nehme ich noch eher Altera Quartus II.

Gruß Arno, der im Geschäft mit einer Altium Designer Voll-Lizenz arbeiten darf.

Zitat von "Arno"

Gruß Arno, der im Geschäft mit einer Altium Designer Voll-Lizenz arbeiten darf.

Aber Du bist nicht zufällig bei Altium?

Zitat von "uncelsam"

Aber Du bist nicht zufällig bei Altium?

Nein, das bin ich nicht.

Was habt ihr gegen die Xilinx ISE? Vielleicht kann man damit nicht die abgefahrensten Sachen machen aber für normalen Kram wie nen monster DMX Router (was der OP wohl vor hat) reicht das doch 10x... Ich glaub jedenfalls nicht, dass man als Anfänger da so schnell an Grenzen stösst...

Ahso, das habsch noch vergessen:

Zitat

Kann man in dieser Software die funktionien wirklich wie ICs in einem Schaltplan grafisch verbinden? Geschockt (konnte es noch nicht installieren, da ich keine 1.7GB auf meiner System HD mehr frei habe)

Im Prinzip ja, es gibt nen Schematic Editor mit dem du im Prinzip die Opencores dinger zusammenklicken kannst. Allerdings will das keiner, viel zu umständlich und unübersichtlicht, das verdrahten macht man auch in VHDL. Und auch die Opencores Sachen sind nicht zwangsläufig einwandfrei, diese USB Cores da sind z.B. nit so der Hit, was hab ich damit Stunden verbracht... Dafür is z.B. der CAN Core erste Sahne...

Besorg dir noch Modelsim und dann spielste halt mal bischen rum.

Zitat von "Michael D"

Was habt ihr gegen die Xilinx ISE? Vielleicht kann man damit nicht die abgefahrensten Sachen machen aber für normalen Kram wie nen monster DMX Router (was der OP wohl vor hat) reicht das doch 10x... Ich glaub jedenfalls nicht, dass man als Anfänger da so schnell an Grenzen stösst...

Da hast du sicher recht. An die Grenzen von ISE zu stoßen ist schon schwer (obwohl ich Xilinx mittlerweilen schon diverse (funktionale) Bugs gemeldet habe, wegen denen er Schrott synthetisiert hat). Ich habe meinen Kommentar eher auf die eigenartige Bedienung (die ja rein subjektiv ist) bezogen.

Zitat von "Michael D"

Im Prinzip ja, es gibt nen Schematic Editor mit dem du im Prinzip die Opencores dinger zusammenklicken kannst. Allerdings will das keiner, viel zu umständlich und unübersichtlicht, das verdrahten macht man auch in VHDL.

Da muss ich widersprechen.

Gerade bei großen Projekten mit einer Vielzahl von Funktionsblöcken ist ein Entwurf über Schaltplan unschlagbar bezüglich der Übersicht. Ich benutze Schematics meistens als Top-Level-Dokument, in dem die einzelnen Funktionsblöcke miteinander verbunden sind. Die Funktionsblöcke bestehen dann je nach Anforderung wieder aus Schematics oder auch aus VHDL-Files.
So kann man auch als Laie sofort auf einen Blick erkennen welche Blöcke wie miteinander verbunden sind.

Meine Devise: Immer das richtige Werkzeug für den richtigen Einsatz wählen.

Zitat

Und auch die Opencores Sachen sind nicht zwangsläufig einwandfrei, diese USB Cores da sind z.B. nit so der Hit, was hab ich damit Stunden verbracht... Dafür is z.B. der CAN Core erste Sahne...

Die Opencore IPs habe ich bisher nicht benutzt (noch keinen Bedarf gehabt). Kannst du evt einen kurzen Tipp geben welche Cores du bisher verwendet hast? Solche Erfahrungen sind Gold wert.

BTW: Applaus für dein DMX-LED-Matrix-Projekt. Super Sache!

Zitat

Michael D hat Folgendes geschrieben:

Im Prinzip ja, es gibt nen Schematic Editor mit dem du im Prinzip die Opencores dinger zusammenklicken kannst. Allerdings will das keiner, viel zu umständlich und unübersichtlicht, das verdrahten macht man auch in VHDL.

Da muss ich widersprechen.

Gut, is vielleicht Ansichtssache, aber ich mag das rumgeklicke da nicht, da schreib ich lieber zweimal nen Signalnamen und das Toplevel bestand bei mir bis jetzt immer nur aus nem Bus oder NOC. Zum Ausgeben eines Blockschaltbildes isses natürlich schon ganz interessant.

Was Opencores angeht hab ich bis jetzt nur den CAN Core verwendet (uneingeschränkt gut und verhält sich exakt wie der SJA1000) und die USB Cores, die sind aber meiner Meinung nach alle nicht so 100% USB konform. Der 2.0er Core schmiert mir immer ab wenn In und Out Transfers mit grossem Durchsatz gleichzeitig aktiv sind und der USB 1.1 Core macht keine wirkliche Fehlerkorrektur. Die Erfahrungen sind aber schon etwas älter, kann sein, dass sich da inzwischen was getan hat.
Was meiner Meinung nach in Opensource aber ungeschlagen ist, ist http://www.gaisler.com/ ein kompletter Sparc V8 Prozessor mit Unmengen Peripherie (IDE, VGA-Grafik, Ethernet, PS2, usw) und die bieten sogar nen Linux 2.6 Kernel mit passenden Treibern dafür an.

Zitat von "databass.ch"

1. Kann ich ein Signal von mehreren Entities und/oder Prozessen geändert werden?

Ganz allgemein: Ein Signal kann natürlich immer nur von einer Quelle gespeist werden. Wenn zwei Funktionsblöcke ein Signal speisen sollen, dann musst du die eben irgendwie verschalten. Per AND/OR/XOR/... Gatter (je nach gewünschter Funktion) oder auch per Multiplexer.
Eine andere Möglichkeit ist es, dass du Tri-State-Buffer benutzt und die sinnvoll verschaltest. Die gibt es aber nicht in jedem FPGA. Im Spartan3 gibt es sie.

Zitat

1.2 Muss ich mir sorgenmachen, durch unachtsame Programmierung einen internen Kurzschluss zu erzeugen, so das der Chip in Rauch ausgeht? :?

Im Prinzip kannst du schon "Kurzschlüsse" erzeugen (z.B. mit falsch gegateten Tri-State-Buffern). So fatal ist das aber nicht. Da wird nichts in Rauch aufgehen, weil der Strom, den die einzelnen Zellen abgeben nicht hoch genug ist. Die "stärkere" Zelle wird eben gewinnen und das Signal gegen den Willen der anderen Zelle auf High oder Low ziehen.

Zitat

anders gefragt: reagiert 'EVENT nur bei einer Änderungen des Zustandes ( 1 -> 0 oder 0 -> 1) oder bei jeder Zuweisung (egal ob der Wert sich geändert hat)

Ein ...'event reagiert nur auf eine Änderung des Signals.

Du solltest dir erstmal klar machen, was du nacher im FPGA hast: Eine synchrone digitale Schaltung. Und das ist im Prinzip was ziemlich simples: Du hast D-Flipflops die synchron getatet werden und diese FlipFlops sind über logische Schaltnetze verknüpft (kombinatorische Logik). Ich denke es macht Sinn das beim Designen in VHDL immer ein bischen im Hinterkopf zu halten. Natürlich muss man nicht lauter geclockte Prozesse (FlipFlops) und Verknüpfungen (komb. Logik) hinschreiben aber ich glaube es macht Sinn wenn man eine ungefähre Vorstellung davon hat was nach der Synthese ungefähr rauskommt. Schwierig zu erklären...
Generell würde ich keine Tristatesignale im FPGA verwenden, die sind im Spartan nur spärlich vorhanden und in den neueren glaub gar nicht mehr. Es gibt auch keinen Grund sie zu verwenden wenn man richtig designt. Bei Bussen mit mehreren Teilnehmern verwendet man eben Multiplexer die mit Hilfe der Adressbits gesteuert werden.
Am Besten du besorgt dir Modelsim (gibts ne kostenlose Version die nur ein bischen langsamer ist als die Prof.) damit kannst du alles simulieren und schauen ob das was du programmiert hast auch das tut was es soll.
In VHDL kann man zwar vieles machen aber man braucht eigentlich nicht viel um mehr oder weniger alles zu machen. Es gibt im wesentlichen drei Sachen: direkte komb. Logik, komb Logik in Prozessen (hier vergiss nie dass alle Eingangssignale in die sensitivityliste müssen, clock gibst in diesem prozess nicht), geclockte Prozesse (hier gehört nur die clock in die sensitivity liste und vielleicht noch der Reset wenn er asynchron ist, wobei ich synchronen Reset lieber mag). 'event (oder die xilinx variante rising_edge(clk)) sollte man nur mit der Clock verwenden: (if (clk'event and clk = '1' then...)) alles andere gibt Chaos. Denk immer daran, am Ende muss alles auf FFs und "Gatter" (simuliert duch die LUTs) abgebildet werden. Und die heutigen FPGAs sind numal auf synchrones Design ausgelegt, was soviel heisst wie clock an die Clockeingänge der FFs und sonst nix.
Zum UART: Wie man das generell macht hab ich glaub ich mal in nem Atmel Datenblatt gelesen: Sample mit 16 facher Baudrate dein Eingangssignal, wenn du ne 1->0 Flanke findest starte nen counter und lies in der Mitte jedes Bits drei hintereinanderfolgende Samples und nimm den Wert der zwei oder dreimal Auftrat (zur Rauschunterdrückung). Wenn du beim samplen des Startbits keine Null hast wars falscher Alarm -> ignorieren. Der Rest geht dann so wie mans kennt, also die 8 Bits samplen und auf Stoppbits prüfen.
Was noch wichtig ist: Du solltest Signale die von aussen in den FPGA kommen und damit asynchron zur Clock sind erstmal durch zwei FFs ohne komb. Logik schieben. Das macht man um Metastabilität zu vermeiden. Was das ist kannst du dir mal irgendwo im Web anschauen, das führt hier zu weit.
Wegen den Kurzschlüssen musst du dir keine Sorgen machen, da meckert der Compiler schon und ausserdem siehst du sowas auch in der Modelsim Simulation.
Wenn du magst kannst du uns ja mal deinen Entwurf für einen UART schicken (oder hier posten), dann können wir vielleicht ein paar Ideen äußern.